Bundespatentgericht:
Beschluss vom 29. September 2009
Aktenzeichen: 23 W (pat) 13/06

(BPatG: Beschluss v. 29.09.2009, Az.: 23 W (pat) 13/06)

Zusammenfassung der Gerichtsentscheidung

Das Bundespatentgericht hat am 29. September 2009 einen Beschluss gefasst. In diesem Beschluss wird der Beschluss der Prüfungsstelle für Klasse H 01 L des Deutschen Patent- und Markenamts vom 24. Oktober 1995 aufgehoben und das Patent mit bestimmten Unterlagen erteilt. Das Patent betrifft Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung. Die Anmeldung wurde am 3. Juli 2003 beim Deutschen Patent- und Markenamt eingereicht. Die Prüfungsstelle hatte auf den Stand der Technik hingewiesen und Unklarheiten in den Patentansprüchen gerügt. Die Anmelderin hat daraufhin neue Patentansprüche eingereicht, die die beanstandeten Unklarheiten beseitigen sollten. Die Prüfungsstelle hat die Anmeldung daraufhin zurückgewiesen, da die neuen Patentansprüche immer noch Unklarheiten aufwiesen. Die Anmelderin hat daraufhin Beschwerde eingelegt und beantragt, das Patent gemäß Haupt- oder Hilfsantrag zu erteilen. Das Bundespatentgericht hat entschieden, dass das Patent gemäß Hilfsantrag erteilt werden kann, da die Patentansprüche klar und erfinderisch sind. Die Beschwerdegebühr wird an die Anmelderin zurückgezahlt.

Die Gerichtsentscheidung im Volltext:

BPatG: Beschluss v. 29.09.2009, Az: 23 W (pat) 13/06

Tenor

1. Der Beschluss der Prüfungsstelle für Klasse H 01 L des Deutschen Patentund Markenamts vom 24. Oktober 1995 wird aufgehoben und das Patent mit folgenden Unterlagen erteilt:

Patentansprüche 1 bis 9 nach Hilfsantrag, überreicht in der mündlichen Verhandlung vom 29. September 2009, Beschreibungsseiten 1 bis 32, überreicht in der mündlichen Verhandlung vom 29. September 2009, ursprüngliche Zeichnung, Figuren 1 bis 5B.

Bezeichnung der Erfindung: Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung.

Anmeldetag: 3. Juli 2003 2. Die Rückzahlung der Beschwerdegebühr wird angeordnet.

Gründe

I.

Die vorliegende Anmeldung ist am 3. Juli 2003 unter Inanspruchnahme der Priorität der Anmeldung KR 2002-39386 vom 8. Juli 2002 mit der Bezeichnung "Zellen eines dynamischen Speichers mit wahlfreiem Zugriff mit seitlich versetzten Speicherknoten und Verfahren zu ihrer Herstellung" beim Deutschen Patentund Markenamt eingereicht worden. Im Prüfungsverfahren hat die Prüfungsstelle auf den Stand der Technik gemäß den Druckschriften hingewiesen.

D1 DE 199 08 446 A1 D2 US 6 287 971 B1 D3 US 6 143 602 A D4 DE 42 22 467 C1 Von der Anmelderin ist zum Stand der Technik die Druckschrift D5 JP 2000-150824 A genannt worden.

Mit dem -einzigen -Prüfungsbescheid vom 1. Dezember 2004 ist der Anmelderin mitgeteilt worden, dass der ursprüngliche Patentanspruch 1 unklar sei, da nicht zu ersehen wäre, was unter einer "Mittelachse eines Speicherknotens", unter der "Längsrichtung eines aktiven Bereichs" und unter dem "Mittelpunkt eines ersten bzw. zweiten Verunreinigungsbereiches" verstanden werden solle, wenn die Formen dieser Bereiche vollkommen undefiniert seien.

Auf diesen Bescheid hin hat die Anmelderin in ihrer Eingabe vom 10. Oktober 2005 neue Patentansprüche 1 bis 14 als Ersatz für die ursprünglichen Patentansprüche 1 bis 71 eingereicht, wobei im neuen Patentanspruch 1 der Begriff "Längsrichtung eines aktiven Bereichs" gestrichen und die Formulierungen "Mittelachse eines Speicherknotens" durch "Mittelachse des Bodens eines Speicherknotens" sowie "Mittelpunkt eines ersten bzw. zweiten Verunreinigungsbereiches" durch "Mittelpunkt eines Source-Bereichs" ersetzt wurde. Hilfsweise hat die Anmelderin um Anberaumung einer Anhörung gebeten.

Die Anmeldung ist daraufhin durch Beschluss der Prüfungsstelle vom 24. Oktober 2005 mit der Begründung zurückgewiesen worden, dass der neugefasste Patentanspruch 1 nach wie vor die im Zusammenhang mit dem ursprünglichen Patentanspruch 1 beanstandeten Unklarheiten, nämlich "Mittelachse eines Speicherknotens" und "Mittelpunkt eines Bereichs", aufweise, deren jeweilige Formen nicht im Patentanspruch 1 definiert seien. Die Durchführung der beantragten Anhörung sei nicht sachdienlich, denn die Klarstellung beispielsweise des Begriffs "Mittelachse eines Speicherknotens" über die Definition seiner Form hätte ohne weiteres im schriftlichen Verfahren stattfinden können Gegen diesen Beschluss, der Anmelderin zugestellt am 11. November 2005, richtet sich die am 9. Dezember 2005 beim DPMA eingegangene Beschwerde. In der nachgereichten Beschwerdebegründung vom 23. Februar 2006 beantragt die Anmelderin 1.

den Beschluss aufzuheben und ein Patent gemäß Hauptantrag zu erteilen;

2.

den Beschluss aufzuheben und hilfsweise ein Patent gemäß Hilfsantrag zu erteilen;

3.

den Beschluss aufzuheben und hilfsweise die Anmeldung an die Prüfungsstelle zur weiteren Prüfung zurückzuverweisen;

4.

hilfsweise eine mündliche Verhandlung anzuberaumen sowie 5.

die Rückzahlung der Beschwerdegebühr anzuordnen.

Der Senat hat mit der Anlage zur Terminsladung vom 19. August 2009 die Anmelderin darauf hingewiesen, dass neben der Druckschrift D5 auch die Druckschriften D6 US6381165B1und D7 JP 03-225955 A für die Beurteilung der Patentfähigkeit von Bedeutung sein könnten.

In der mündlichen Verhandlung am 29. September 2009 stellt die Anmelderin den Antrag, den Beschluss der Prüfungsstelle für Klasse H01L des Deutschen Patentund Markenamts vom 24. Oktober 2005 aufzuheben und das Patent mit folgenden Unterlagen zu erteilen:

Patentansprüche 1 bis 9, überreicht in der mündlichen Verhandlung vom 29. September 2009, Beschreibungsseiten 1 bis 32, überreicht in der mündlichen Verhandlung vom 29. September 2009, ursprüngliche Zeichnung, Figuren 1 bis 5B (Hauptantrag).

Hilfsweise stellt sie den Antrag, das Patent mit folgenden Unterlagen zu erteilen:

Patentansprüche 1 bis 9, überreicht in der mündlichen Verhandlung vom 29. September 2009, Beschreibungsseiten 1 bis 32, überreicht in der mündlichen Verhandlung vom 29. September 2009, ursprüngliche Zeichnung, Figuren 1 bis 5B (Hilfsantrag).

Weiter beantragt sie die Rückzahlung der Beschwerdegebühr.

Der geltende Patentanspruch 1 gemäß Hauptantrag lautet:

"DRAM-Speicher, aufweisend:

-ein Feld von Speicherzellentransistoren in einem Halbleitersubstrat (1), wobei das Feld von Speicherzellentransistoren in einer Vielzahl von in Reihen und Spalten angeordneten und durch eine Vorrichtungsisolationsschicht (3) definierten Aktivbereichen (3a, 3b) ausgebildet ist, wobei die Aktivbereiche (3a, 3b) von Reihe zu Reihe alternierend in Reihenrichtung zueinander versetzt angeordnet sind, und -ein Feld von Speicherknoten (39a, 39b, 39c, 39d), wobei jeder Speicherknoten (39a, 39b, 39c, 39d) über einen Steckkontakt (19a, 19b, 19c, 19d), der in einem Kontaktloch (17a, 17b, 17c, 17d) ausgebildet ist, mit einem Source-Bereich (11b, 11c, 11d) eines jeweiligen Speicherzellentransistors elektrisch verbunden ist, dadurch gekennzeichnet, dass -die Speicherknoten (39a, 39b) einer Reihe und die Speicherknoten (39c, 39d) einer benachbarten Reihe jeweils bezüglich der mit dem jeweiligen Source-Bereichen (11b, 11c, 11d) verbundenen Steckkontakten (19a, 19b, 19c, 19d) jeweiliger Speicherzellentransistoren in zueinander entgegen gesetzten Reihenrichtungen versetzt angeordnet sind,

-und wobei jeder Speicherzellentransistor eine Gateelektrode (7a, 7b, 7c, 7d) enthält, welche den Aktivbereich (3a, 3b) und die Vorrichtungsisolationsschicht (3) überkreuzt, wobei das Gate jeweiliger Transistoren auf dem Aktivbereich (3a, 3b) breiter als das auf der Vorrichtungsisolationsschicht (3) ist."

Der geltende Patentanspruch 1 gemäß Hilfsantrag entspricht im Wortlaut dem geltenden Patentanspruch 1 nach Hauptantrag, wobei das erste Merkmal des kennzeichnenden Teils durch die Angabe

"wobei der jeweilige Versatz zwischen den Speicherknoten (39a, 39b) einer Reihe und den damit verbundenen Source-Bereichen (11b, 11c, 11d) in vorbestimmter Weise unterschiedlich groß ist,"

ergänzt wird.

Hinsichtlich der Unteransprüche gemäß Hauptund Hilfsantrag sowie der weiteren Einzelheiten wird auf den Akteninhalt verwiesen.

II.

Die formund fristgerecht erhobene Beschwerde ist zulässig und auch begründet, denn der geltende Patentanspruch 1 gemäß Hilfsantrag vermittelt dem Fachmann eine klare Lehre zum technischen Handeln, ist zulässig und durch den im Verfahren befindlichen Stand der Technik auch nicht patenthindernd getroffen.

1.

Die geltenden Patentansprüche 1 bis 9 nach Hauptund Hilfsantrag geben eine klare Lehre, denn die beanstandeten Begriffe "Mittelachse eines Speicherknotens", "Mittelpunkt eines ersten bzw. zweiten Verunreinigungsbereiches" und "Längsrichtung eines aktiven Bereichs" sind durch die Formulierung ersetzt, dass "die Speicherknoten einer Reihe und die Speicherknoten einer benachbarten Reihe jeweils bezüglich der mit dem jeweiligen Source-Bereichen verbundenen Steckkontakten jeweiliger Speicherzellentransistoren in zueinander entgegengesetzten Reihenrichtungen versetzt angeordnet sind".

2.

Die geltenden Patentansprüche 1 bis 9 nach Hauptund Hilfsantrag sind zulässig.

Der auf einen DRAM-Speicher gerichtete geltende Patentanspruch 1 nach Hauptantrag geht auf die in den ursprünglichen Anmeldungsunterlagen anhand der Figuren 1, 5A und 5B und der zugehörigen Beschreibung erläuterten Ausführungsbeispiele zurück. Der erste Spiegelstrich-Absatz wird durch die ursprüngliche Beschreibung auf Seite 16, Zeilen 14 bis 29 i. V. m. Seite 18, Zeilen 11 bis 29 gestützt, der zweite und dritte Spiegelstrich-Absatz durch die ursprüngliche Beschreibung auf Seite 20, Zeile 18 bis Seite 23, Zeile 13, und der vierte Spiegelstrich-Absatz durch die ursprüngliche Beschreibung auf Seite 19, Zeilen 1 bis 7.

Das Zusatzmerkmal des geltenden Patentanspruchs 1 nach Hilfsantrag hinsichtlich des unterschiedlichen Versatzes innerhalb einer Reihe ist in der ursprünglichen Beschreibung auf Seite 22, Zeile 19 bis Seite 23, Zeile 2 offenbart.

Die Unteransprüche 2 bis 9 nach Hauptund Hilfsantrag entsprechen inhaltlich den ursprünglichen Unteransprüchen 4 bis 8 und 12 bis 14.

3. Die Anmeldung betrifft DRAM-Speicher, d. h. Speicherzellen dynamischer Speichervorrichtungen mit wahlfreiem Zugriff. Solche DRAM-Speicher enthalten ausweislich der Beschreibungseinleitung Zugriffs-Transistorpaare und Zellkapazitäten mit Speicherknoten, die in Draufsicht üblicherweise eine ovale oder rechtwinklige Gestalt zeigen. Zur Erhöhung der Kapazität der Speicherkondensatoren sind die Speicherknoten nicht nur planar aufgebaut, sondern erstrecken sich in die Höhe, was jedoch zu Neigungen der Speicherknoten und aufgrund des geringen Abstands der Speicherknoten zu unerwünschten Kurzschlüssen benachbarter Speicherknoten führen kann.

Zudem ist es anzustreben, die Kanalbreiten und -längen von MOS-Zugriffstransistoren zu vergrößern, da dies deren Charakteristika hinsichtlich elektrischer Eigenschaften verbessert. Bei bekannten DRAM-Anordnungen ist es jedoch schwierig, die Breiten der sich mit den aktiven Bereichen überlappenden Wortleitungen und die Breiten der sich mit den Wortleitungen überlappenden aktiven Bereiche so zu gestalten, dass die MOS-Zugriffstransistoren vergrößerte Kanalbreiten und -längen aufweisen, ohne den Platzbedarf der Zelle unnötig zu erhöhen, vgl. geltende Beschreibungsseite 2, dritter Absatz und geltende Beschreibungsseite 3, zweiter Absatz.

Der vorliegenden Anmeldung liegt somit als technisches Problem die Aufgabe zugrunde, einen DRAM-Speicher zu schaffen, bei dem die Breite der Wortleitungen an den Stellen vergrößert ist, die sich mit den aktiven Bereichen überlappen, ohne dass dabei die oben genannten Nachteile entstehen, vgl. geltende Beschreibungsseite 4, erster Absatz.

Diese Aufgabe wird nach Patentanspruch 1 des Hauptantrags durch einen DRAM-Speicher gelöst, der ein in Spalten und Reihen angeordnetes Feld von Speicherzellentransistoren aufweist, deren aktive Bereiche von Reihe zu Reihe alternierend in Reihenrichtung zueinander versetzt angeordnet sind, und der ein Feld von Speicherknoten enthält, die jeweils über einen Steckkontakt in einem Kontaktloch mit einem Source-Bereich eines jeweiligen Speicherzellentransistors elektrisch verbunden sind. Dabei sind zum einen die Speicherknoten einer Reihe und die Speicherknoten einer benachbarten Reihe jeweils bezüglich der mit den jeweiligen Source-Bereichen verbundenen Steckkontakte jeweiliger Speicherzellentransistoren in zueinander entgegengesetzten Reihenrichtungen versetzt angeordnet und zum anderen die Gateelektroden jedes Speicherzellentransistors auf dem Aktivbereich breiter als auf der Vorrichtungsisolationsschicht.

Gemäß Patentanspruch 1 des Hilfsantrags ist dabei zusätzlich der jeweilige Versatz zwischen den Speicherknoten einer Reihe und den damit verbundenen Source-Bereichen in vorbestimmter Weise unterschiedlich groß.

Die Erfindung beruht somit auf dem allgemeinen Gedanken, die Speicherknoten eines DRAM-Speichers nicht mittig über dem Source-Bereich, sondern zu ihm versetzt auszubilden, wodurch die Wortleitung mit variierender Breite gestaltet werden kann, ohne den Platzbedarf der Speicherzelle übermäßig zu erhöhen.

Bei dem DRAM-Speicher gemäß Patentanspruch 1 nach Hauptantrag ist wesentlich, dass der Versatz der Speicherknoten zum Source-Bereich innerhalb einer Reihe in die gleiche Reihenrichtung und in den dazu benachbarten Reihen in die entgegengesetzte Reihenrichtung erfolgt und dass die Wortleitung auf dem aktiven Bereich verbreitert ist.

Der Patentanspruch 1 nach Hilfsantrag gibt zusätzlich die Lehre, dass der Versatz innerhalb einer Reihe unterschiedlich groß ist.

4. Der DRAM-Speicher nach Patentanspruch 1 des Hauptantrags beruht im Hinblick auf den Stand der Technik gemäß den Druckschriften D5 und D6 nicht auf einer erfinderischen Tätigkeit des zuständigen Fachmanns.

Dieser ist als Diplom-Physiker oder Diplom-Ingenieur der Elektrotechnik mit Hochschulabschluss und mehrjähriger Berufserfahrung im Entwurf von Halbleiterspeichern zu definieren.

Die Druckschrift D5 offenbart in Übereinstimmung mit der Lehre des Patentanspruchs 1 nach Hauptantrag:

einen DRAM-Speicher (semiconductor storage device / Abstract, Fig. , 2), aufweisendein Feld von Speicherzellentransistoren (MOS transistors / Abstract, Fig. 1, 2) in einem Halbleitersubstrat (semiconductor substrate 101 / Abstract, Fig. 2), wobei das Feld von Speicherzellentransistoren in einer Vielzahl von in Reihen und Spalten angeordneten (bit lines 110 which are extended in the direction perpendicular to the word lines 104 / Abstract, Fig. 1) und durch eine Vorrichtungsisolationsschicht (103 / Fig. 2) definierten Aktivbereichen (element areas 102 / Abstract, Fig. 1) ausgebildet ist, wobei die Aktivbereiche von Reihe zu Reihe alternierend in Reihenrichtung zueinander versetzt angeordnet sind (element areas 102 / Abstract, Fig. 1), undein Feld von Speicherknoten (layer capacitive electrodes 109 / Abstract, Fig. 1, 2), wobei jeder Speicherknoten über einen Steckkontakt (capacitive electrode contacts 108 / Abstract, Fig. 1, 2), der in einem Kontaktloch ausgebildet ist, mit einem Source-Bereich eines jeweiligen Speicherzellentransistors elektrisch verbunden ist (Then layer capacitive electrodes 109 are connected to the source areas of the transistors through lower capacitive electrode contacts 108 / Abstract, Fig. 1, 2).

Zusätzlich entnimmt der Fachmann auch das Merkmal hinsichtlich der verbreiterten Gateelektrode bereits der Druckschrift D5, denn dort wird im Zusammenhang mit der Darlegung des Standes der Technik anhand Figur 14 ein DRAM-Speicher erläutert, bei dem die Wortleitung 184 und damit die Gateelektrode der Speicherzellentransistoren auf dem aktiven Bereich 180a breiter ausgebildet ist als auf der Vorrichtungsisolationsschicht 182. Auch wenn dieses Merkmal in der Beschreibung der Druckschrift D5 nicht näher erläutert wird, gehört es zum Fachwissen des zuständigen Fachmanns, dass mit dieser Verbreiterung des Gates und der damit einhergehenden Vergrößerung des Kanalbereichs unerwünschte Effekte aufgrund schmaler Kanäle beim Speichertransistor verringert werden können. Er wird daher die in Figur 14 der Druckschrift D5 gezeigte Verbreiterung des Gates auch bei dem Ausführungsbeispiel nach Figur 1 anwenden, wodurch -wie der Fachmann ohne weiteres erkennt -die Kanalbreiten und -längen der MOS-Zugriffstransistoren vergrößert und ihre elektrischen Eigenschaften verbessert werden können.

Der Fachmann wird daher den DRAM-Speicher so ausgestalten, dass -mit den Worten des Patentanspruchs 1 nach Hauptantrag -jeder Speicherzellentransistor eine Gateelektrode enthält, welche den Aktivbereich und die Vorrichtungsisolationsschicht überkreuzt, wobei das Gate jeweiliger Transistoren auf dem Aktivbereich breiter als das auf der Vorrichtungsisolationsschicht ist.

Somit ergibt sich für den Fachmann aus der Lehre der Druckschrift D5 ein DRAM-Speicher aufweisend die Merkmale des Oberbegriffs und das zweite kennzeichnende Merkmal bezüglich der Gateverbreiterung.

Die im Patentanspruch 1 nach Hauptantrag gegebene Lehre unterscheidet sich demnach von der Lehre der Druckschrift D5 allein durch das erste kennzeichnende Merkmal, nämlich durch den Versatz der Speicherknoten innerhalb einer Reihe.

Dieses Merkmal entnimmt der Fachmann jedoch der einschlägigen Druckschrift D6.

Dort ist in Figur 4 und der zugehörigen Beschreibung ein DRAM-Speicher offenbart, aufweisend ein Feld von Speicherzellentransistoren in einem Halbleitersubstrat, wobei das Feld von Speicherzellentransistoren in einer Vielzahl von in Reihen und Spalten angeordneten und durch eine Vorrichtungsisolationsschicht definierten Aktivbereichen ausgebildet ist und ein Feld von Speicherknoten, wobei jeder Speicherknoten über einen Steckkontakt, der in einem Kontaktloch ausgebildet ist, mit einem Source-Bereich eines jeweiligen Speicherzellentransistors elektrisch verbunden ist (Referring to FIG. 4, a semiconductor substrate 20 on which a plurality of MOS transistors (not shown), a plurality of electrical connection plugs (not shown) and an interlayer dielectric layer (not shown) are formed is prepared. A plur lity of storage node electrodes 22 are arranged on the semiconductor substrate so as to be in contact with either the electrical connection plug (not shown) contacting the source region (not shown) of each of the MOS transistors (not shown) or the source region of each of the MOS transistors (not shown) / vgl. Spalte 4, Zeilen 47 bis 56).

Zur Vermeidung von Kurzschlüssen aufgrund unerwünschter Brücken zwischen Speicherknoten und zur Vergrößerung der verfügbaren Speicherknotenfläche lehrt Druckschrift D6, die Speicherknoten zueinander versetzt anzuordnen (In the present embodiment, the storage node electrodes 22 are arranged in the following way to minimize the probability of a bridge being generated. The storage node electrodes 22 are arranged a predetermined distance apart in X and Y directions. In FIG. 4, S1 indicates the distance between adjacent storage node electrodes in the X direction, and S2 indicates the distance between adjacent storage node electrodes in the Y direction. Storage node electrodes 22a belonging to evennumbered columns are shifted in the +Y direction or -Y direction a predetermined distance. The shifted storage node electrodes are referred to as 22a and the nonshifted storage node electrodes are referred to as 22b. The shifted storage node electrodes 22a are shifted the same distance. In the present embodiment, the storage node electrodes 22 belonging to evennumbered columns are shifted down a predetermined distance. Accordingly, the storage node electrodes 22a and 22b belonging to the same row do not stand in a straight line. ... Accordingly, it is possible to increase the area of the storage node electrodes 22, while preventing the occurrence of a bridge / vgl. Spalte 4, Zeile 57 bis Spalte 5, Spalte 7 sowie Spalte 6, Zeilen 14 bis 16).

Dabei werden die Speicherknoten in Übereinstimmung mit der im Patentanspruch 1 gegebenen Lehre bezüglich der mit den jeweiligen Source-Bereichen verbundenen Steckkontakte versetzt, denn das Schaltungsdesign wird lediglich im Hinblick auf die Lage der Speicherknoten verändert, während die übrigen Schaltungselemente, insbesondere die Steckkontakte, ihre ursprüngliche Lage beibehalten (Therefore, even though the arrangement of the storage node electrodes is changed, preceding and subsequent processes are not affected by the change in arrangement of the storage node electrodes, and thus additional expenses for changing the design of the storage node electrodes are not incurred / vgl. Spalte 6, Zeilen 40 bis 45).

Dieses Versetzen erfolgt in Druckschrift D6 zwar in Y-Richtung, die dort als Spaltenrichtung definiert ist, während die X-Richtung die Reihenrichtung vorgibt. Eine Zuordnung der Spalten und Reihen zur Ausrichtung der Speicherzelle erfolgt in Druckschrift D6 jedoch nicht und bleibt dem Fachmann überlassen. Auch in der vorliegenden Anmeldung wird hervorgehoben, dass die Ausdrücke Reihe und Spalte keine spezielle horizontale oder vertikale Ausrichtung anzeigen sollen (Beschreibungsseite 16, dritter Absatz). Damit ist in Druckschrift D6 wie auch in der Anmeldung die Zuordnung der Bauelemente hinsichtlich der Reihen und Spalten des Speicherzellenfeldes austauschbar, so dass sich dem Fachmann aus Druckschrift D6 auch die Lehre ergibt, die Speicherknoten einer Reihe und die Speicherknoten einer benachbarten Reihe jeweils bezüglich der mit den jeweiligen Source-Bereichen verbundenen Steckkontakte jeweiliger Speicherzellentransistoren in zueinander entgegengesetzten Reihenrichtungen versetzt anzuordnen.

Diese Lehre bei dem DRAM-Speicher nach der Druckschrift D5 anzuwenden, womit Kurzschlüsse zwischen Speicherknoten vermieden und eine variierende Breite der Wortleitung ermöglicht werden, bedarf keiner erfinderischen Tätigkeit des Fachmanns.

Der DRAM-Speicher nach dem geltenden Patentanspruch 1 gemäß Hauptantrag ist somit nicht patentfähig.

5. Der -zweifellos gewerblich anwendbare -DRAM nach dem geltenden Patentanspruch 1 gemäß Hilfsantrag ist gegenüber dem im Verfahren befindlichen Stand der Technik neu und beruht diesem gegenüber auch auf einer erfinderischen Tätigkeit des zuständigen Fachmanns.

Nach der Lehre des Patentanspruchs 1 gemäß Hilfsantrag ist vorgesehen, dass zusätzlich zur Lehre des Patentanspruchs 1 des Hauptantrags "der jeweilige Versatz zwischen den Speicherknoten einer Reihe und den damit verbundenen Source-Bereichen in vorbestimmter Weise unterschiedlich groß ist".

Für einen Versatz innerhalb einer Reihe um unterschiedliche Abstände gibt es in dem nachgewiesenen Stand der Technik keine Anregung.

Die Druckschrift D6 lehrt zwar -wie oben dargelegt -einen Versatz der Elektroden, dieser ist jedoch bei allen Speicherknoten gleich groß (The shifted storage node electrodes are referred to as 22a and the nonshifted storage node electrodes are referred to as 22b. The shifted storage node electrodes 22a are shifted the same distance / vgl. Sp. 4, Zeile 67 bis Spalte 5, Zeile 3). Die Abstände für den Versatz innerhalb einer Reihe unterschiedlich groß auszugestalten, wird somit nicht nahe gelegt.

Druckschrift D1 betrifft einen DRAM-Speicher mit einem Zellenkondensator, dessen Speicherelektrode zur Kapazitätserhöhung zweipolig ausgebildet ist. Die beiden Pole sind über eine leitfähige Struktur miteinander verbunden, wobei einer der beiden Pole mittig über dem Source-Bereich angeordnet ist (erster leitender Pol 38, zweiter leitender Pol 44, leitfähige Struktur 24a / vgl. Fig. 7 i. V. m. Spalte 7, Zeilen 30 bis 53). Gegenüber kastenförmigen Elektroden bietet dies den Vorteil einer erhöhten Kapazität und gegenüber hohlzylinderförmigen Elektroden den einer vereinfachten Photolithographie-Prozessführung. Ein Verschieben der Speicherelektroden bezüglich der Source-Bereiche ist Druckschrift D1 nicht zu entnehmen.

Druckschrift D2 befasst sich ebenso wie Druckschrift D3 mit dem Problem, dass es aufgrund von Fehlausrichtungen bei der Strukturierung der DRAM-Speicherelektroden zu einer Verschlechterung der elektrischen Eigenschaften und zu einem Abheben der Elektrode während des Ätzprozesses kommen kann (Druckschrift D2: ... According to the method for forming the conventional storage electrode as described above, when misalignment occurs upon the etch process for forming the storage electrode, the mid portion of the storage electrode has a narrow horizontal section. Thus, the storage electrodes are easily lifted, thereby contaminating the surface of the semiconductor substrate / vgl. Fig. 1 bis 3 i. V. m.

Spalte 1, Zeile 43 bis Sp. 2, Zeile 21; sowie Druckschrift D3: ... The size of this reduced area region may increase as the degree of photolithographic misalignment during the patterning step increases. As will be understood by those skilled in the art, this reduced area region 25 may degrade the electrical characteristics of the storage capacitor / vgl. Fig. 1 i. V. m. Sp. 1, Zeilen 60 bis 64). Als Lösung wird in beiden Druckschriften vorgeschlagen, die Speicherelektrode zweiteilig aus einem Kontaktstopfen (D2: Fig. 6 und 11: plug pattern 19, 61; sowie D3: Fig. 5A: protruding contact plug 122d) und einer Elektrodenstruktur (D2: Fig. 6 und 11: storage electrode 23, 65; sowie D3: capacitor electrode 124d) auszubilden. Dadurch erhöht sich die Toleranz gegenüber Fehljustierungen und ein Abheben der Elektroden kann verhindert werden. Der in den Figuren gezeigte Versatz bezieht sich auf unerwünschte Fehljustierungen und nicht auf ein vom Design her vorgegebenes Verschieben der Elektroden.

In Druckschrift D4 wird anhand der Figuren 1 bis 7 ein Herstellungsverfahren von zylinderförmigen DRAM-Speicherkondensatoren 91 vorgeschlagen, bei dem Kontaktlöcher in einer ersten Hilfsschicht 4 mit einem Isolator 7 und einer zweiten Hilfsschicht 8 gefüllt und anschließend die erste Hilfsschicht 4 entfernt und die seitlich mit dem Isolator 7 beschichteten Platzhalter 81 mit einer Polysiliziumschicht 9 bedeckt werden. Nach Entfernen der zweiten Hilfsschicht bilden sich die zylinderförmigen Speicherknoten aus. Diese Prozessführung vermindert das Auftreten von Kurzschlüssen beim Ätzen der Hilfsschichten. Ein Versatz der Speicherelektroden bezüglich der Source-Gebiete wird nicht angesprochen.

Druckschrift D7 lehrt, die Speicherelektroden 22 hexagonal auszubilden und den mit den jeweiligen Source-Bereichen verbundenen Steckkontakt 11 nicht mittig im Hexagon, sondern zur Bitleitung verschoben auszubilden (A storage electrode 22 is formed to be a hexagon which has a side 22a parallel to the direction of a word line WL; a storage contact 11 is shifted to the direction of a bit line BL from the center of the hexagon / vgl. Abstract). Ein Versatz innerhalb einer Reihe in die gleiche Richtung und um unterschiedliche Beträge wird jedoch nicht nahe gelegt.

Der DRAM-Speicher nach dem geltenden Patentanspruch 1 gemäß Hilfsantrag ist demnach patentfähig.

6. An diesen Patentanspruch können sich die Unteransprüche 2 bis 9 gemäß Hilfsantrag anschließen, da diese vorteilhafte Weiterbildungen des DRAM-Speichers nach dem Anspruch 1 angeben.

Bei dieser Sachlage war der angefochtene Beschluss aufzuheben und das Patent im Umfang des Hilfsantrags zu erteilen.

III.

Die Rückzahlung der Beschwerdegebühr gemäß § 80 Abs. 3 PatG entspricht der Billigkeit, denn bei ordnungsgemäßer und angemessener Sachbehandlung wäre der Erlass des Zurückweisungsbeschlusses nicht in Betracht gekommen, so dass sich die Beschwerde und die Zahlung der Beschwerdegebühr erübrigt hätten, vgl. Schulte PatG, 8. Auflage, § 73, Rdn. 124 und 125 und § 80 Rdn. 110 bis 112.

Zum Verständnis der Angaben in den Patentansprüchen ist stets der Gesamtinhalt der zugehörigen Beschreibungsunterlagen heranzuziehen, vgl. BGH GRUR 2001, 232, Leitsatz -"Brieflocher". In der vorliegenden Anmeldung wird das Merkmal des Versatzes der Speicherknoten bezüglich der Source-Bereiche ausführlich anhand der Figuren 1, 5A und 5B erläutert. Dabei wird im zweiten Absatz der ursprünglichen Beschreibungsseite 23 ausgeführt, dass erste und zweite Speicherknoten (39a, 39b) gegenüber jeweiligen ersten und zweiten Source-Bereichen (11a, 11b) in der ersten Richtung seitlich versetzt und dritte und vierte Speicherknoten (39c, 39d) gegenüber jeweiligen dritten und vierten Source-Bereichen (11c, 11d) in der zweiten Richtung seitlich verschoben sind.

Die Beschreibungsunterlagen zeigen demnach, dass die Speicherknoten, unabhängig von ihrer genauen Ausgestaltung, versetzt zu den Source-Bereichen angeordnet sind.

Damit hätte die Prüfungsstelle bei sachgemäßer Behandlung der Anmeldung die von ihr gerügten Unklarheiten ohne weiteres klarstellen und -bspw. durch eine entsprechende Anregung in einem Prüfungsbescheid -auch auf eine dementsprechende Anspruchsformulierung hinwirken können, mit der die von ihr gerügten Unklarheiten ohne weiteres hätten beseitigt werden können.

Abgesehen davon rechtfertigt die Ablehnung der von der Anmelderin beantragten Anhörung die Rückzahlung der Beschwerdegebühr, denn eine solche -wenigstens einmalige -Anhörung wäre bei dieser Sachlage im vorliegenden Fall sachdienlich gewesen. Sie ist immer sachdienlich, wenn sie das Verfahren fördern kann, insbesondere wenn sie eine schnellere und bessere Klärung als eine schriftliche Auseinandersetzung verspricht. Eine Ablehnung eines Antrags auf Anhörung kommt deshalb nur ausnahmsweise in Betracht, nämlich wenn triftige Gründe dafür vorliegen, weil z. B. die Anhörung zu einer überflüssigen Verfahrensverzögerung führen würde oder weil nach mehreren Prüfungsbescheiden absehbar ist, dass die Anmelderin auch zukünftig auf einer bisher beantragten Merkmalskombination beharren wird, vgl. Schulte PatG, 8. Auflage, § 46, Rdn. 8 und 9.

Die Ablehnung des Antrags auf Anhörung rechtfertigende Gründe sind im vorliegenden Fall nicht ersichtlich. Zwar hat die Anmelderin in ihrer Erwiderung auf den Prüfungsbescheid die dort genannten Beanstandungen nicht vollständig aufgegriffen, was sie in ihrem Schriftsatz vom 10. Oktober 2005 durch Verweis auf den abhängigen Patentanspruch 11 hinsichtlich der geometrischen Ausgestaltung der Speicherknoten zum Ausdruck bringt. Daraus durfte die Prüfungsstelle jedoch nicht den Schluss ziehen, dass die von der Anmelderin gleichzeitig beantragte Anhörung nicht sachdienlich sei. Denn die Anmelderin hat in dem genannten Schriftsatz neue Patentansprüche vorgelegt und damit zu erkennen gegeben, dass sie zu Änderungen der Patentansprüche, die eine Gewährbarkeit des nachgesuchten Patents hätten begründen können, bereit war. Angesichts des Verhaltens der Anmelderin konnte die Prüfungsstelle also nicht davon ausgehen, eine Annäherung der gegensätzlichen Standpunkte von Anmelderin und Prüfungsstelle sei nicht zu erwarten und eine Anhörung verzögere das Verfahren lediglich.

Zu einer Durchführung der beantragten Anhörung bestand auch insofern Anlass, als die Anmelderin in ihrer Eingabe vom 10. Oktober 2005 neue Patentansprüche 1 bis 14 als Ersatz für die ursprünglichen Patentansprüche 1 bis 71 eingereicht und eine Fortführung des Verfahrens mit lediglich einem unabhängigen Patentanspruch statt der ursprünglich 7 nebengeordneten Patentansprüche angestrebt hatte, um die zuvor von der Prüfungsstelle gerügten Mängel bezüglich der Einheitlichkeit und der Klarheit zu beseitigen.

Bei einer sachgerechten Vorgehensweise hätte sich die Beschwerde und die Zahlung der Beschwerdegebühr somit erübrigt, so dass die Rückzahlung der Beschwerdegebühr aus Gründen der Billigkeit anzuordnen war.

Dr. Tauchert Dr. Hock Brandt Dr. Friedrichzugleich für Vorsitzenden Richter am Bundespatentgericht Dr. Tauchert, der wegen Pensionierung an der Leistung der Unterschrift gehindert ist.

Pr

BPatG:
Beschluss v. 29.09.2009
Az: 23 W (pat) 13/06